TSMC schließt 5-nm-Designinfrastruktur ab und ebnet den Weg für die Weiterentwicklung des Siliziums



TSMC announced they've completed the infrastructure design for the 5 nm process, which is the next step in silicon evolution when it comes to density and performance. TSMC's 5 nm process will leverage the company's second implementation of EUV (Extreme Ultra Violet) technology (after it's integrated in their 7 nm process first), allowing for improved yields and performance benefits.

Laut TSMC wird der 5-nm-Prozess eine bis zu 1,8-fache logische Dichte des 7-nm-Prozesses ermöglichen. Dies entspricht einem Anstieg der Taktgeschwindigkeit um 15%, allein aufgrund von Prozessverbesserungen an einem Arm Cortex-A72-Kern, einem SRAM und einer analogen Schaltung Flächenreduzierung, was eine höhere Anzahl von Chips pro Wafer bedeutet. Der Prozess ist auf mobile, Internet- und Hochleistungs-Computing-Anwendungen ausgerichtet. TSMC bietet auch Online-Tools für Silizium-Design-Flow-Szenarien an, die für ihren 5-nm-Prozess optimiert sind. Die Risikoproduktion läuft bereits.
Source: TSMC