TSMC: 5 nm auf Kurs für HVM für Q2 2020, Rampe schneller als 7 nm



TSMC vice chairman and CEO C.C. Wei announced the company's plans for 5 nm are on track, which means High Volume manufacturing (HVM) on the node is expected to be achieved by 2Q 2020. The company has increased expenditures in ramping up its various nodes from an initially projected $10 billion to something along the lines of $14 billion - 15 billion; the company is really banking on quick uptake and design wins on its most modern process technologies - and the increased demand that follows.

Das 5-nm-Verfahren (N5) von TSMC wird in viel mehr Schichten als das N7 + - und das N6-Verfahren die Extrem-Ultraviolett-Lithographie (EUVL) verwenden. Bis zu 14 Schichten werden in das N5-Silizium geätzt, im Vergleich zu fünf bzw. sechs Schichten für das 'ältere'. N7 + und N6-Prozesse. Da das Unternehmen seine Investitionen in den Erwerb von EUVL-fähigen Geräten erhöht, die seine Produktionsknoten für den vorgesehenen Markt einrichten, werden die Chips im Jahr 2020 nur verschlungen. Das Unternehmen ist optimistisch, dass sie ein Wachstum von 5 bis 10% erzielen können.
Source: AnandTech