Samsung kündigt umfassende Prozess-Roadmap bis zu 4 nm an



Samsung stands as a technology giant in the industry, with tendrils stretching out towards almost every conceivable area of consumer, prosumer, and professional markets. It is also one of the companies which can actually bring up the fight to Intel when it comes to semiconductor manufacturing, with some analysts predicting the South Korean will dethrone Intel as the top chipmaker in Q2 of this year. Samsung scales from hyper-scale data centers to the internet-of-things, and is set to lead the industry with 8nm, 7nm, 6nm, 5nm, 4nm and 18nm FD-SOI in its newest process technology roadmap. The new Samsung roadmap shows how committed the company is (and the industry with it) towards enabling the highest performance possible from the depleting potential of the silicon medium. The 4 nm 'post FinFET' structure process is set to be in risk production by 2020.

Mit dieser Ankündigung bekräftigt Samsung auch die Verwendung der EUV-Technologie (Extreme Ultra Violet) für die Waferherstellung, eine Technologie, die lange Zeit als Retter dichterer Prozesse gepriesen wurde, die jedoch aufgrund ihrer Komplexität letztendlich aus dem Markt verdrängt wurde. Kelvin Low, Senior Director für Gießereimarketing bei Samsung, sagte, dass die „magische Zahl“ für die Produktivität (wie bei einem nachhaltigen Investitions- / Rendite-Verhältnis) mit EUV 1.500 Wafer pro Tag beträgt. Samsung hat bereits 1.000 Wafer pro Tag überschritten und ist sehr zuversichtlich, dass 1.500 Wafer pro Tag erreichbar sind. Samsungs neueste Gießereiprozesstechnologien und -lösungen, die auf dem jährlichen Samsung Foundry Forum vorgestellt wurden, umfassen:

8LPP (8 nm Low Power Plus)
8LPP bietet den wettbewerbsfähigsten Skalierungsvorteil vor dem Übergang zur EUV-Lithografie (Extreme Ultra Violet). 8LPP kombiniert die wichtigsten Prozessinnovationen der 10-nm-Technologie von Samsung und bietet im Vergleich zu 10LPP zusätzliche Vorteile in den Bereichen Leistung und Gate-Dichte.

7LPP (7 nm Low Power Plus)
7LPP wird die erste Halbleiterprozesstechnologie sein, die eine EUV-Lithografielösung einsetzt. 250 W maximaler EUV
Source Power, der wichtigste Meilenstein für die Einführung von EUV in die Massenproduktion, wurde in Zusammenarbeit von Samsung und ASML entwickelt. Der Einsatz von EUV-Lithografie wird die Barrieren der Gesetzeskalierung von Moore durchbrechen und den Weg für Generationen der Single-Nanometer-Halbleitertechnologie ebnen.

6LPP (6nm Low Power Plus)
6LPP wird die einzigartigen Smart Scaling-Lösungen von Samsung einführen, die auf der EUV-basierten 7LPP-Technologie aufbauen und eine größere Flächenskalierung sowie Vorteile bei geringem Stromverbrauch ermöglichen.

5LPP (5 nm Low Power Plus)
5LPP erweitert die physikalische Skalierungsgrenze der FinFET-Struktur durch Implementierung von Technologieinnovationen der nächsten Prozessgeneration, 4LPP, für eine bessere Skalierung und Leistungsreduzierung.

4LPP (4 nm Low Power Plus)
4LPP wird die erste Implementierung einer Gerätearchitektur der nächsten Generation sein - MBCFETTM-Struktur (Multi Bridge Channel FET). MBCFETTM ist Samsungs einzigartige GAAFET-Technologie (Gate All Around FET), die mithilfe eines Nanoblatt-Bausteins die physischen Skalierungs- und Leistungsbeschränkungen der FinFET-Architektur überwindet.

FD-SOI (vollständig aufgebraucht - Silizium auf Isolator)
Well suited for IoT applications, Samsung will gradually expand its 28FDS technology into a broader platform offering by incorporating RF (Radio Frequency) and eMRAM(embedded Magnetic Random Access Memory) options. 18FDS is the next generation node on Samsung's FD-SOI roadmap with enhanced PPA (Power/Performance/Area). Sources: Samsung Newsroom, eeTimes