Intel 'Tiger Lake' Mikroarchitektur mit HEDT-ähnlichem Cache-Rebalancing?


With its 'Skylake' microarchitecture, Intel significantly re-balanced the cache hierarchy of its HEDT and enterprise multi-core processors to equip CPU cores with larger amounts of faster L2 caches, and lesser amounts on slower shared L3 cache. The company retained its traditional cache balance for its mobile and desktop processor derivatives. This could change with the company's 'Tiger Lake' microarchitecture, particularly the 'Willow Cove' CPU cores they use, according to a Geekbench online database listing for a prototype quad-core 'Tiger Lake-Y' mobile processor.

Vorausgesetzt, Geekbench liest die Plattform korrekt. Der 'Tiger Lake-Y' -Prozessor verfügt über eine 4-Kern- / 8-Thread-CPU mit einem massiven L2-Cache von 1.280 KB (1,25 MB) pro Kern und 12 MB L3-Cache. Intel hat außerdem den L1D-Cache (Datencache) auf 48 KB vergrößert, während der L1I-Cache (Anweisungscache) weiterhin 32 KB umfasst. Dies entspricht einer Vergrößerung des L2-Cache um 400% und einer Vergrößerung des L3-Cache um 50%. Anders als bei 'Skylake-X' geht die Zunahme der L2-Cache-Größe nicht mit einer Abnahme der gemeinsam genutzten L3-Cache-Größe (pro Kern) einher. Der 'Tiger Lake-Y' -Prozessor wird auf einer 'Corktown' -Prototyping-Plattform getestet (eine spezielle Hauptplatine, die über alle möglichen E / A-Konnektivitäten für die Plattform verfügt). Das Debüt von 'Tiger Lake' wird voraussichtlich einige Zeit dauern 2020-21 als Nachfolger von 'Ice Lake' auf Intels weiterentwickeltem 10 - nm - Silizium - Herstellungsknoten gebaut
Quelllink unten.
Source: Geekbench Online Database