Intel erweitert seine Tiger Lake-CPUs um mehr L3-Cache



InstLatX64 has posted a CPU dump of Intel's next-generation 10 nm CPUs codenamed Tiger Lake. With the CPUID of 806C0, this Tiger Lake chip runs at 1000 MHz base and 3400 MHz boost clocks which is lower than the current Ice Lake models, but that is to be expected given that this might be just an engineering sample, meaning that production/consumer revision will have better frequency.

Vielleicht ist eine der interessantesten Erkenntnisse, die dieser Dump zeigt, die neue L3-Cache-Konfiguration. Bisher hat Intel in der Regel 2 MB L3-Cache pro Kern installiert. Bei Tiger Lake scheint es jedoch geplant zu sein, den verfügbaren Cache zu erhöhen. Jetzt werden wir 50% mehr L3-Cache erhalten, was 3 MB pro Kern oder insgesamt 12 MB für diesen 4-Kern-Chip ergibt. Verbesserte Cache-Kapazität kann zu zusätzlicher Latenz führen, da zusätzliche Entfernungsdaten zum Ein- und Aussteigen aus dem Cache benötigt werden, aber die Ingenieure von Intel haben dieses Problem mit Sicherheit gelöst. Darüber hinaus ist die vollständige AVX512-Unterstützung vorhanden, mit Ausnahme von avx512_bf, das die Gleitkommavariation bfloat16 in Cooper Lake Xeons unterstützt.
Source: InstLatX64