AMD Ryzen 3000 'Zen 2' BIOS-Analyse enthüllt neue Optionen für das Übertakten und Optimieren



AMD will launch its 3rd generation Ryzen 3000 Socket AM4 desktop processors in 2019, with a product unveiling expected mid-year, likely on the sidelines of Computex 2019. AMD is keeping its promise of making these chips backwards compatible with existing Socket AM4 motherboards. To that effect, motherboard vendors such as ASUS and MSI began rolling out BIOS updates with AGESA-Combo 0.0.7.x microcode, which adds initial support for the platform to run and validate engineering samples of the upcoming 'Zen 2' chips.

Auf der CES 2019 stellte AMD weitere technische Details und einen Prototyp eines Ryzen-Sockel-AM4-Prozessors der 3. Generation vor. Das Unternehmen bestätigte, dass es auch für seinen Mainstream-Desktop-Prozessor ein Multi-Chip-Modul (MCM) -Design implementieren wird, bei dem ein oder zwei 7-nm-Zen-2-CPU-Core-Chips verwendet werden, die mit einem 14-nm-I / O Controller sterben über Infinity Fabric. Die beiden größten Komponenten des E / A-Chips sind der PCI-Express-Stammkomplex und der äußerst wichtige Zweikanal-DDR4-Speichercontroller. Wir bringen Ihnen nie zuvor gemeldete Details zu diesem Speichercontroller. AMD hat zwei große Gründe, den MCM-Weg auch für seine Mainstream-Desktop-Plattform einzuschlagen. Das erste ist, dass sie damit Silizium-Produktionstechnologien mischen und anpassen können. AMD-Bohnenzähler halten es für wirtschaftlicher, nur die Komponenten in einem auf 7 Nanometer geschrumpften Produktionsprozess zu bauen, die vom Schrumpfen profitieren können. nämlich die CPU-Kerne. Andere Komponenten wie der Speichercontroller können weiterhin auf bestehenden 14-nm-Technologien aufbauen, die inzwischen sehr ausgereift sind (= kosteneffizient). AMD konkurriert auch mit anderen Unternehmen um den Anteil der 7-Nanometer-Allokation bei TSMC.

Der 14-nm-I / O-Controller-Die könnte theoretisch von GlobalFoundries bezogen werden, um die Vereinbarung über die Lieferung von Wafern einzuhalten. Der zweite große Grund ist die Wirtschaftlichkeit des Downscalings. Es wird erwartet, dass AMD die Anzahl der CPU-Kerne auf mehr als 8 erhöht. Wenn 12 bis 16 Kerne auf einer einzelnen 7-nm-Platte voll sind, werden durch das Deaktivieren der Kerne kostenintensive kostengünstigere SKUs hergestellt, da AMD nicht immer Chips mit fehlerhaften Kernen erntet. Diese Mittelklasse-SKUs werden in höheren Stückzahlen verkauft und AMD muss über einen gewissen Punkt hinaus einwandfreie Funktionskerne deaktivieren. Es ist sinnvoller, 8-Kern- oder 6-Kern-Chiplets zu erstellen und bei SKUs mit 8 Kernen oder weniger nur ein Chiplet physisch bereitzustellen. Auf diese Weise maximiert AMD die Nutzung wertvoller 7-nm-Wafer. Der Nachteil dieses Ansatzes ist, dass der Speichercontroller nicht mehr physisch in die Prozessorkerne integriert ist. Der Ryzen-Prozessor der 3. Generation (und alle anderen Zen 2-CPUs) verfügen daher über einen integrierten diskreten Speichercontroller. Der Speichercontroller befindet sich physisch im Prozessor, befindet sich jedoch nicht auf demselben Silizium wie die CPU-Kerne. AMD ist nicht der erste, der eine solche Erfindung entwickelt. Einen ähnlichen Weg ging Intels Core Clarkdale-Prozessor der ersten Generation mit CPU-Kernen auf einem 32-nm-Chip und dem Speichercontroller plus einer integrierten GPU auf einem separaten 45-nm-Chip.

Intel verwendete seinen Quick Path Interconnect (QPI), der zu dieser Zeit auf dem neuesten Stand war. AMD nutzt Infinity Fabric, die neueste skalierbare Verbindung mit hoher Bandbreite, die in den Produktlinien 'Zen' und 'Vega' stark implementiert ist. Wir haben erfahren, dass AMD mit 'Matisse' eine neue Version von Infinity Fabric einführt, die im Vergleich zur ersten Generation die doppelte Bandbreite oder bis zu 100 GB / s bietet. AMD benötigt dies, da ein einzelner E / A-Controller-Chip jetzt mit bis zu zwei 8-Kern-CPU-Chips und bis zu 64 Kernen in seiner EPYC-Server-Line-SKU verbunden werden muss.

Unser beheimateter Ryzen Memory Guru Yuri '1usmus' Bubliy hat sich eines dieser BIOS-Updates mit AGESA 0.0.7.x genau angesehen und mehrere neue Steuerelemente und Optionen entdeckt, die exklusiv für 'Matisse' und möglicherweise für die nächste Generation verfügbar sein werden Ryzen Threadripper Prozessoren. AMD hat den Titel des CBS-Abschnitts von 'Zen Common Options' in 'Valhalla Common Options' geändert. Wir haben diesen Codenamen in den letzten Tagen ziemlich oft im Internet gesehen, was mit 'Zen 2' zusammenhängt. Wir haben erfahren, dass 'Valhalla' der Codename der Plattform sein könnte, die aus einem Ryzen 'Matisse' AM4-Prozessor der 3. Generation und dem dazugehörigen Motherboard der AMD 500-Serie mit Chipsatz besteht, insbesondere dem von AMD entwickelten Nachfolger des X470 im Gegensatz zu Sourcing von ASMedia.

Bei ernsthafter Speicherübertaktung kann es vorkommen, dass Infinity Fabric die erhöhte Speichergeschwindigkeit nicht verarbeiten kann. Denken Sie daran, dass Infinity Fabric mit einer Frequenz ausgeführt wird, die mit dem Speicher synchronisiert ist. Bei einem DDR-3200-Speicher (der mit 1600 MHz betrieben wird) arbeitet Infinity Fabric beispielsweise mit 1600 MHz. Dies ist die Standardeinstellung von Zen, Zen + und auch Zen 2. Im Gegensatz zu früheren Generationen bietet das neue BIOS UCLK-Optionen für 'Auto', 'UCLK == MEMCLK' und 'UCLK == MEMCLK / 2'. Die letzte Option ist neu und wird sich als nützlich erweisen, wenn Sie Ihren Speicher übertakten, um Stabilität zu erreichen, allerdings auf Kosten einer gewissen Infinity Fabric-Bandbreite.

Precision Boost Overdrive wird auf BIOS-Ebene genauer gesteuert, und AMD nimmt bedeutende Änderungen an dieser Funktion vor, um die Boost-Einstellung flexibler zu gestalten und den Algorithmus zu verbessern. Frühere Anwender von AGESA Combo 0.0.7.x auf AMD 400-Chipsatz-Motherboards stellten fest, dass PBO auf ihren Maschinen kaputt ging oder fehlerhaft wurde. Dies liegt an der schlechten Integration des neuen PBO-Algorithmus mit dem vorhandenen, der mit Pinnacle Ridge kompatibel ist. AMD implementierte auch 'Core Watchdog', eine Funktion, die das System zurücksetzt, falls Adress- oder Datenfehler die Maschine destabilisieren.

Der 'Matisse'-Prozessor bietet Benutzern auch eine genauere Kontrolle über aktive Kerne. Da das AM4-Paket zwei 8-Core-Chiplets enthält, haben Sie die Möglichkeit, ein gesamtes Chiplet zu deaktivieren oder die Kernanzahl in Schritten von 2 anzupassen, da jedes 8-Core-Chiplet aus zwei 4-Core-CCX (Compute-Komplexen) besteht. Ähnlich wie bei bestehenden AMD-Designs. Auf der Chiplet-Ebene können Sie die Kernanzahl von 4 + 4 auf 3 + 3, 2 + 2 und 1 + 1 herunterschalten, jedoch niemals asymmetrisch, wie beispielsweise 4 + 0 (was beim Zen der ersten Generation möglich war). AMD synchronisiert die CCX-Kernzahlen, um den L3-Cache und den Speicherzugriff optimal zu nutzen. Für den 64-Kern-Threadripper mit acht 8-Kern-Chips können Sie Chips deaktivieren, solange mindestens zwei Chips aktiviert sind.

CAKE oder 'Coherent AMD Socket Extender' hat eine zusätzliche Einstellung erhalten, nämlich 'CAKE CRC Performance Bounds'. AMD implementiert IFOP (Infinity Fabric On Package) oder die nicht gesockelte Version von IF an drei Stellen im 'Matisse'-MCM. Der E / A-Controller-Chip verfügt über eine IFOP-Verbindung mit 100 GB / s zu jedem der beiden 8-Kern-Chips. Eine weitere IFOP-Verbindung mit 100 GB / s verbindet die beiden Chips miteinander. Für Multi-Socket-Implementierungen von 'Zen 2' bietet AMD NUMA-Knotensteuerelemente, nämlich 'NUMA-Knoten pro Socket', mit Optionen wie 'NPS0', 'NPS1', 'NPS2', 'NPS4' und 'Auto'.

Mit 'Zen 2' stellt AMD einige wichtige neue Funktionen auf DCT-Ebene vor. Die erste Option heißt 'DRAM Map Inversion' und enthält die Optionen 'Deaktiviert', 'Aktiviert' und 'Auto'. Die Beschreibung des Motherboard-Herstellers dieser Option lautet: 'Die Parallelität innerhalb eines Kanals und eines DRAM-Geräts richtig nutzen. Bits, die häufiger umdrehen, sollten verwendet werden, um Ressourcen mit größerer Parallelität innerhalb des Systems abzubilden. ' Eine weitere Option ist 'DRAM Post Package Repair' mit den Optionen 'Enabled' (Aktiviert), 'Disabled' (Deaktiviert) und 'Auto' (Automatisch). Dieser neue Spezialmodus (ein JEDEC-Standard) ermöglicht es dem Speicherhersteller, die DRAM-Erträge durch selektives Deaktivieren fehlerhafter Speicherzellen zu erhöhen, um diese automatisch durch funktionierende aus einem freien Bereich zu ersetzen, ähnlich wie Speichergeräte fehlerhafte Sektoren zuordnen. Wir sind uns nicht sicher, warum eine solche Funktion Endbenutzern zur Verfügung steht, insbesondere aus dem Kundensegment. Möglicherweise wird es auf Serien-Motherboards entfernt.

Wir haben auch eine interessante Option im Zusammenhang mit dem E / A-Controller entdeckt, mit der Sie die PCI-Express-Generation bis 'Gen 4.0' auswählen können. Dies könnte darauf hinweisen, dass einige vorhandene 400er-Chipsatz-Motherboards PCI-Express Gen 4.0 empfangen könnten, da wir die Firmware eines 400er-Chipsatz-Motherboards untersuchen. Wir haben aus glaubwürdigen Quellen erfahren, dass die AMD PCIe Gen 4.0-Implementierung die Verwendung externer Re-Treiber-Geräte auf dem Motherboard beinhaltet. Diese sind nicht billig. Texas Instruments verkauft Gen 3.0-Redriver für 1,5 USD pro Stück in Abnahmemengen von 1.000 Stück. Motherboard-Anbieter müssen für Sockel-AM4-Motherboards mit Gen 4.0-Steckplätzen mindestens 15 bis 20 US-Dollar ausgeben, vorausgesetzt, Sie benötigen 20 dieser Redriver, einen pro Lane. Wir haben verschiedene andere häufig verwendete Steuerelemente gefunden, darunter 'RCD Parity' und 'Memory MBIST' (ein neues Programm zum Selbsttest des Speichers).

Eine der Seiten des Firmware-Setup-Programms trägt den Titel 'SoC Miscellaneous Control' und enthält die folgenden Einstellungen, von denen viele branchenüblich sind:
  • DRAM Address Command Parity Retry
  • Max. Paritätsfehlerwiedergabe
  • Write CRC Enable
  • DRAM Write CRC Enable und Retry Limit
  • Max. CRC-Fehlerwiedergabe beim Schreiben
  • Deaktivieren Sie die Speicherfehlerinjektion
  • DRAM UECC Wiederholen
  • ACPI-Einstellungen:
    o ACPI SRAT L3-Cache als NUMA-Domäne
    o ACPI SLIT-Abstandsregelung
    o ACPI SLIT entfernter relativer Abstand
    o Virtuelle ACPI SLIT-Distanz
    o ACPI SLIT gleicher Sockelabstand
    o ACPI SLIT-Fernsteckdosenabstand
    o ACPI SLIT lokaler SLink-Abstand
    o ACPI SLIT Remote SLink Entfernung
    o ACPI SLIT lokaler Abstand zwischen SLinks
    o ACPI SLIT-Fernabstand zwischen SLinks
  • CLDO_VDDP-Steuerung
  • Effizienzmodus
  • Paketleistungsbegrenzungssteuerung
  • DF C-Staaten
  • Fester SOC P-Zustand
  • CPPC
  • 4-Link xGMI max Geschwindigkeit
  • 3-Link xGMI-Höchstgeschwindigkeit
All in all, AMD Ryzen 'Matisse' promises to give advanced and enthusiast users a treasure-chest of tuning options. Thanks again to Yuri '1usmus' Bubliy, who contributed significantly to this article.